10

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-193488

(43) Date of publication of application: 28.07.1995

(51)Int.CI.

H03K 19/0185 H03K 19/017

(21)Application number: 05-332593

/74\A 1! .

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

27.12.1993

(72)Inventor:


YAMAMOTO HIROO

OTANI KAZUHIRO

(54) LEVEL SHIFTER CIRCUIT

(57)Abstract:

PURPOSE: To improve performance at high speed by shortening the transient time of an operation by speedily turning off a Pochannel MOSFET (PchMOSFET), which holds a former state, by providing an N-channel MOSFET (NchMOSFE). CONSTITUTION: When changing the signal voltage of an input terminal 9 from L to H, the output of a low power supply voltage operated inverter 1 is changed from H to L. Next, NchMOSFET 5 and 13 are turned on by the output change of a low power supply voltage operated inverter 2, and the ON resistance of a PchMOSFET 7 is enlarged. Thus, the potential of a node 11 is pulled down by the FET 5. At the same time, the ON resistance of a PchMOSFET 8 is decreased, and the potential of a node 12 is increased. When the potential of the terminal 9 is completely turned to H, the FET 5 and 13 are turned on, NchMOSFET 6 and 14 are turned off, the FET 7 is turned off, the FET 8 is turned on, and the potential of a high power supply voltage operated circuit output terminal 10 is equalized with a high power supply voltage and stabilized.



LEGAL STATUS

[Date of request for examination]

06.01.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3070373

26.05.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-193488

(43)公開日 平成7年(1995)7月28日

(51) Int.Cl. ⁶ H 0 3 K		識別記号	庁内整理番号 8839-5 J	FI	技術表示箇所
			8839-5 J	H03K 19/00	101 B


		審査請求	未請求 請求項の	の数1 (OL	(全	4 頁)
(21)出願番号	特顧平5-332593	(71)出願人	000005821 松下電器産業株式	【会社			
(22) 出顧日	平成5年(1993)12月27日	(72)発明者	大阪府門真市大字門真1006番地 近本 裕雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内				
		(72)発明者	大谷 一弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内				
		(74)代理人	弁理士 小鍜治	明(外 2 名	á)	

(54)【発明の名称】 レベルシフタ回路

(57)【要約】

【目的】 信号処理を高速化する。

【構成】 インバータ1,2と、高電源電圧源4に接続 したPチャンネルMOSトランジスタ7,8と、接地し たNチャンネルMOSトランジスタ5,6と、インバー タ3とを備えたレベルシフタ回路において、Nチャンネ ルMOSトランジスタ13, 14を設け、このNチャン ネルMOSトランジスタ13,14のドレインに高電源 電圧源4を接続し、また、NチャンネルMOSトランジ スタ13のゲートにインバータ2の出力、Nチャンネル MOSトランジスタ14のゲートにインバータ1の出力 をそれぞれ接続し、また、NチャンネルMOSトランジ スタ13のソースにPチャンネルMOSトランジスタ7 のゲートを接続し、NチャンネルMOSトランジスタ1 4のソースにPチャンネルMOSトランジスタ8のゲー トとインバータ3の入力とを接続した。



【特許請求の範囲】

2.43

高電源電圧をソースに接続した二つのP 【請求項1】 チャンネルMOSトランジスタを含み、低電源電圧動作 回路の出力信号を第一のNチャンネルMOSトランジス タのゲートに接続し、前記第一のNチャンネルMOSト ランジスタのドレインを第一のPチャンネルMOSトラ ンジスタのゲートと第二のPチャンネルMOSトランジ スタのドレインに接続し、また低電源電圧動作回路の出 力信号の逆位相の信号を第二のNチャンネルMOSトラ ンジスタのゲートに接続し、前記第二のNチャンネルM 10 OSトランジスタのドレインを第一のPチャンネルMO Sトランジスタのゲートと第二のPチャンネルMOSト ランジスタのドレインに接続した構成に加え、第三、第 四のNチャンネルMOSトランジスタのドレインを高電 源電圧源に接続し、前記第三のNチャンネルMOSトラ ンジスタのゲートを第一のNチャンネルMOSトランジ スタのゲートと接続し、第三のNチャンネルMOSトラ ンジスタのソースを第一のPチャンネルMOSトランジ スタのドレインと第二のPチャンネルMOSトランジス タのゲートに接続し、第四のNチャンネルMOSトラン 20 ジスタのゲートを第二のNチャンネルMOSトランジス タのゲートに接続し、第四のNチャンネルMOSトラン ジスタのソースを第一のPチャンネルMOSトランジス タのゲートと第二のPチャンネルMOSトランジスタの ドレインと高電源電圧動作インバータの入力に接続し、 高電源電圧動作インバータの出力を高電源電圧動作回路 への出力としたレベルシフタ回路。

1

【発明の詳細な説明】

[0001]

を接続する際に必須となるレベルシフタ回路に関するも のである。

[0002]

【従来の技術】従来のレベルシフタ回路について説明す る。

【0003】図2は従来のレベルシフタ回路であり、

1,2は低電源電圧動作インバータ、3は高電源電圧動 作インバータ、4は高電源電圧源、5,6はNチャンネ ル(以下Nchという)MOSトランジスタ、7,8は Pチャンネル(以下Pchという)MOSトランジス タ、9は低電源電圧動作回路からの入力信号端子、10 は高電源電圧動作回路への出力端子、11はNchMO Sトランジスタ5のドレインとPchMOSトランジス タ7のドレインが接続されたノード、12はNchMO Sトランジスタ6のドレインとPchMOSトランジス タ8のドレインが接続されたノードである。

【0004】以上のように構成されたレベルシフタ回路 について、以下その動作について説明する。

【0005】低電源電圧動作回路からの入力信号端子9

き、低電源電圧動作インバータ1の出力信号は高レベル から低レベルへと変化する。そのとき、NchMOSト ランジスタ6は、徐々にオン抵抗が上昇し、NchMO Sトランジスタ6のソース・ドレイン間の電圧が上昇す る。ほぼ同時に、低電源電圧動作インバータ2からの出 力信号は低レベルから高レベルに変化し、NchMOS トランジスタ5が導通して徐々にオン抵抗が低くなり、 NchMOSトランジスタ5のソース・ドレイン間電圧 が低下する。

【0006】以上のようなNchMOSトランジスタ 5, 6の動作により、PchMOSトランジスタ8のゲ ート電圧が低下し、PchMOSトランジスタ8のドレ イン電圧が上昇する。これによりPchMOSトランジ スタ7のゲート電圧が上昇し、最終的に低電源電圧動作 回路からの入力信号端子9の信号が高レベルになると、 NchMOSトランジスタ5が完全に導通し、ノード1 1の電圧は0Vとなる。NchMOSトランジスタ6が 完全に非導通状態となって、ノード12の電圧が高電源 電圧源4と等しくなる。そのとき、PchMOSトラン ジスタ7が非導通となり、PchMOSトランジスタ8 が導通して、高電源電圧動作インバータ3により、高電 源電圧動作回路への出力端子の電位が高電源電圧と等し くなる。

【0007】一方、低電源電圧動作回路からの入力信号 端子9より、高レベルから低レベルに変化する信号が入 力したとき、低電源電圧動作インバータ1の出力信号は 低レベルから高レベルへと変化する。そのとき、Nch MOSトランジスタ6は導通し、徐々にオン抵抗が低下 することで、NchMOSトランジスタ6のソース・ド 【産業上の利用分野】本発明は、電源電圧の異なる回路 30 レイン間の電圧が低下する。ほぼ同時に低電源電圧動作 インバータ2からの出力信号が高レベルから低レベルに 変化し、NchMOSトランジスタ5は徐々にオン抵抗 が上昇して、NchMOSトランジスタ5のソース・ド レイン間電圧が上昇する。

> 【0008】以上のようなNchMOSトランジスタ 5, 6の動作により、PchMOSトランジスタ7のゲ ート電圧が低下して、PchMOSトランジスタ7のド レイン電圧が上昇する。これによりPchMOSトラン ジスタ8のゲート電圧が上昇する。最終的に低電源電圧 動作回路からの入力信号端子9の信号が低レベルになる と、NchMOSトランジスタ5が完全に非導通となっ て、ノード11の電圧が高電源電圧源4と等しくなる。 また、NchMOSトランジスタ6が完全に導通し、ノ ード12の電圧が0Vになる。そのとき、PchMOS トランジスタ 7 は導通し、PchMOSトランジスタ 8 は非導通であり、高電源電圧動作インバータ3により高 電源電圧動作回路への出力端子の電位は0Vとなる。

[0009]

【発明が解決しようとする課題】従来のレベルシフタ回 より低レベルから高レベルに変化する信号が入力したと 50 路により、低電源電圧動作回路からの出力信号を高電源 3

電圧動作回路に入力することが可能となっていた。

【0010】しかしながら、上述の従来の構成では、たとえば入力信号端子9への入力信号が高レベルから低レベルへと変化したときに、NchMOSトランジスタ6がオンすることでPchMOSトランジスタ7が導通し、ノード11が低レベルから高レベルに変化するというように動作に2ステップ必要である。一方、入力信号端子9の入力信号が低レベルから高レベルへと変化する場合も同様にノード12が低レベルから高レベルへと変化する場合も同様にノード12が低レベルから高レベルへと変化するのに2ステップ必要であり、高速動作が難しかっ10た。

【0011】本発明では、前記従来の問題点を解決するものでNchMOSトランジスタ6、7によりノード11またはノード12の電位を1ステップで変化させることが可能となることで低電源電圧動作回路から高電源電圧動作回路への信号レベルの変換を高速化したレベルシフタ回路を提供することを目的とする。

[0012]

【課題を解決するための手段】この目的を達成するために本発明のレベルシフタ回路は、ドレインに高電源電圧 20源を接続し、ゲートを低電源電圧動作インバータの出力に接続し、ソースを二つのPchMOSトランジスタのうち第一のPchMOSトランジスタのドレインと第二のPchMOSトランジスタのゲートと第二のNchMOSトランジスタのドレインに接続したNchMOSトランジスタのゲートと第二のPchMOSトランジスタのドレインと第一のNchMOSトランジスタのドレインと第一のNchMOSトランジスタのドレインに接続したNchMOSトランジスタを前記の従来のレベルシフタ回路に加えた回路構成となる。 30

[0013]

【作用】ドレインを高電源電圧源に接続したNchMOSトランジスタにより、PchMOSトランジスタが他方のPchMOSトランジスタがオンするのを待たずに直接オフし始めることが出来るためPchMOSトランジスタのドレイン電圧の引き下げが高速化され、これにより低電源電圧動作回路から高電源電圧動作回路への信号レベルの変換が高速となる。

[0014]

【実施例】以下本発明の実施例について、図面を参照し 40 ながら説明する。

【0015】図1は本発明の実施例におけるレベルシフタ回路の構成図である。1,2は低電源電圧動作インバータ、3は高電源電圧動作インバータ、4は高電源電圧源、5,6,13,14はNchMOSトランジスタ、7,8はPchMOSトランジスタ、9は低電源電圧動作回路からの入力信号端子、10は高電源電圧動作回路への出力端子、11は、NchMOSトランジスタ5のドレインとPchMOSトランジスタ7が接続するノード、12はNchMOSトランジスタ6のドレインとP50

chMOSトランジスタ8のドレインが接続するノードである。

【0016】以上のように構成されたレベルシフタ回路について以下その動作について説明する。

【0017】低電源電圧動作回路からの入力信号端子9 より低レベルから高レベルに変化する信号が入力したと き、低電源電圧動作インバータ1の出力信号は、高レベ ルから低レベルへと変化する。そのとき、NchMOS トランジスタ6、14のオン抵抗が徐々に上昇し、Nc hMOSトランジスタ6、14のソース・ドレイン間電 圧が上昇する。ほぼ同時に、低電源電圧動作インバータ 2からの出力信号は低レベルから高レベルに変化し、N chMOSトランジスタ5,13が導通して徐々にその オン抵抗が低くなり、NchMOSトランジスタ5, 1 3のソース・ドレイン間電圧が低下する。NchMOS トランジスタ13がオンすることで、PchMOSトラ ンジスタ7のゲート電位が中間電位まで上昇し、オン抵 抗が大きくなる。これにより、NchMOSトランジス タ5によるノード11の電位の引き下げが生じる。同時 に、ノード11の電位の低下によりPchMOSトラン ジスタ8のオン抵抗が減少し、ノード12は電位が上昇 する。完全に低電源電圧動作回路からの入力信号端子が 高レベルとなると、NchMOSトランジスタ 5, 13 はオン、NchMOSトランジスタ6, 14はオフ、P chMOSトランジスタ7はオフ、PchMOSトラン ジスタ8はオンとなって、高電源電圧動作回路出力端子 10の電位が高電源電圧と等しくなって安定する。

【0018】一方、低電源電圧動作回路からの入力信号 端子9より高レベルから低レベルに変化する信号が入力 30 したとき、低電源電圧動作インバータ1の出力信号は低 レベルから高レベルへと変化する。そのとき、NchM OSトランジスタ6, 14のオン抵抗が徐々に低くな り、NchMOSトランジスタ6,14のソース・ドレ イン間電圧が低下する。ほぼ同時に、低電源電圧動作イ ンバータ2からの出力信号が高レベルから低レベルに変 化し、NchMOSトランジスタ5、13は導通してそ のオン抵抗が徐々に低くなり、NchMOSトランジス タ5,13のソース・ドレイン間電圧が上昇する。Nc hMOSトランジスタ14がオンすることで、PchM OSトランジスタ8のゲート電位が中間電位まで上昇 し、そのオン抵抗が大きくなる。これにより、NchM OSトランジスタ6によるノード12の電位の引き下げ が生じる。同時に、ノード12の電位の低下によりPc hMOSトランジスタ7のオン抵抗が減少し、ノード1 1の電位が上昇する。完全に低電源電圧動作回路からの 入力信号端子が低レベルとなると、N c h MOSトラン ジスタ 5 , 1 3 はオフ、NchMOSトランジスタ 6 , 14はオン、PchMOSトランジスタ7はオン、Pc hMOSトランジスタ8はオフとなって、高電源電圧動 作回路出力端子10の電位が0Vで安定する。

5

[0019]


【発明の効果】本発明は、NchMOSトランジスタを設けることにより、前の状態を保持(オン)しているPchMOSトランジスタを早くオフさせる効果があるため、動作の遷移時間(貫通電流が流れる時間)が短くなり、異電源動作回路をMOS型集積回路で1チップ化する際に必須となるレベルシフタ回路を高速化、低消費電力化することができ、高速、高性能な電子回路・システムを提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例におけるレベルシフタ回路の 構成を示す図 【図2】従来のレベルシフタ回路の構成を示す図 【符号の説明】

- 1, 2 低電源電圧動作インバータ
- 3 高電源電圧動作インバータ
- 4 高電源電圧源
- 5, 6 NチャンネルMOSトランジスタ
- 7,8 PチャンネルMOSトランジスタ
- 9 入力信号端子(低電源電圧動作回路の入力信号端子)
- 10 10 高電源電圧動作回路への出力端子
 - 11, 12 ノード
 - 13, 14 NチャンネルMOSトランジスタ

【図1】



[図2]

